解決EMI問題的辦法很多，現(xiàn)代的EMI抑制方法包括：利用EMI抑制涂層、選用合適的EMI抑制零配件和EMI仿真設(shè)計等。本文從最基本的PCB布板出發(fā)，討論PCB分層堆疊在控制EMI輻射中的作用和設(shè)計技巧。 
    電源匯流排 
    在IC的電源引腳附近合理地安置適當容量的電容，PCB制造可使IC輸出電壓的跳變來得更快。由于電容呈有限頻率響應的特性，這使得電容無法在全頻帶上生成干凈地驅(qū)動IC輸出所需要的諧波功率。除此之外，電源匯流排上形成的瞬態(tài)電壓在去耦路徑的電感兩端會形成電壓降，這些瞬態(tài)電壓就是主要的共模EMI干擾源。 
　　就電路板上的IC而言，IC周圍的電源層可以看成是優(yōu)良的高頻電容器，它可以收集為干凈輸出提供高頻能量的分立電容器所泄漏的那部份能量。此外，優(yōu)良的電源層的電感要小，從而電感所合成的瞬態(tài)信號也小，進而降低共模EMI。 
　　電源層到IC電源引腳的連線必須盡可能短，因為數(shù)位信號的上升沿越來越快，最好是直接連到IC電源引腳所在的焊盤上。 
　　為了控制共模EMI，電源層要有助于去耦和具有足夠低的電感，PCB打樣這個電源層必須是一個設(shè)計相當好的電源層的配對。那么，什么樣的程度才算好？答案取決于電源的分層、層間的材料以及工作頻率(即IC上升時間的函數(shù))。通常，電源分層的間距是6mil，夾層是FR4材料，則每平方英寸電源層的等效電容約為75pF。顯然，層間距越小電容越大。 
　　按照目前IC的發(fā)展速度，上升時間在100到300ps范圍的器件將占有很高的比例。對于100到300ps上升時間的電路，3mil層間距對大多數(shù)應用將不再適用。那時，有必要采用層間距小于1mil的分層技術(shù)，并用介電常數(shù)很高的材料代替FR4介電材料?，F(xiàn)在，陶瓷和加陶塑料可以滿足100到300ps上升時間電路的設(shè)計要求。 
　　對于今天常見的1到3ns上升時間電路、3到6mil層間距和FR4介電材料，通常能夠處理高端諧波并使瞬態(tài)信號足夠低，也就是說，共模EMI可以降得很低。本文給出的PCB分層堆疊設(shè)計實例將假定層間距為3到6mil。 
    電磁屏蔽 
    從信號走線來看，好的分層策略應該是把所有的信號走線放在一層或若干層，這些層緊挨著電源層或接地層。對于電源，好的分層策略應該是電源層與接地層相鄰，且電源層與接地層的距離盡可能小。