電子設(shè)備的靈敏度越來越高，這要求設(shè)備的抗干擾能力也越來越強(qiáng)，因此PCB設(shè)計(jì)也變得更加困難，如何提高PCB的抗干擾能力成為眾多線路板廠家工程師們關(guān)注的重點(diǎn)問題之一。
 
     下面是經(jīng)過多年設(shè)計(jì)總結(jié)出來的，在PCB設(shè)計(jì)中降低噪聲與電磁干擾的幾種方法：
 
     (1) 用大容量的鉭電容或聚酷電容而不用電解電容作電路充放電儲(chǔ)能電容。使用管狀電容時(shí)，外殼要接地。
     (2) 印制板盡量，使用45 折線而不用90 折線布線以減小高頻信號對外的發(fā)射與耦合。
     (3) 印制板按頻率和電流開關(guān)特性分區(qū)，噪聲元件與非噪聲元件要距離再遠(yuǎn)一些。
     (4) 單面板和雙面板用單點(diǎn)接電源和單點(diǎn)接地、電源線、地線盡量粗，經(jīng)濟(jì)是能承受的話用多層板以減小電源，地的容生電感。
     (5) 能用低速芯片就不用高速的，高速芯片用在關(guān)鍵地方。
     (6) 可用串一個(gè)電阻的辦法，降低控制電路上下沿跳變速率。
     (7) 弱信號電路，低頻電路周圍不要形成電流環(huán)路。
     (8) 盡量為繼電器等提供某種形式的阻尼。
     (9) 使用滿足系統(tǒng)要求的最低頻率時(shí)鐘。
     (10) 信號都不要形成環(huán)路，如不可避免，讓環(huán)路區(qū)盡量小。
     (11) 時(shí)鐘產(chǎn)生器盡量近到用該時(shí)鐘的器件。石英晶體振蕩器外殼要接地。
     (12) 用地線將時(shí)鐘區(qū)圈起來，時(shí)鐘線盡量短。
     (13) 每個(gè)集成電路一個(gè)去耦電容。每個(gè)電解電容邊上都要加一個(gè)小的高頻旁路電容。
     (14) I/O 驅(qū)動(dòng)電路盡量近印刷板邊，讓其盡快離開印刷板。對進(jìn)入印制板的信號要加濾波，從高噪聲區(qū)來的信號也要加濾波，同時(shí)用串終端電阻的辦法，減小信號反射。
     (15) MCD 無用端要接高，或接地，或定義成輸出端，集成電路上該接電源地的端都要接，不要懸空。
     (16) 閑置不用的門電路輸入端不要懸空，閑置不用的運(yùn)放正輸入端接地，負(fù)輸入端接輸出端。